Clocked logic circuit.

Getaktete logikschaltung.

Circuit logique synchronise.

Abstract

Un circuit logique synchronise a IGFET comprend un transistor de precharge (Q1) possedant son canal connecte entre un terminal d'alimentation VDD et un terminal de sortie (SORTIE), un reseau fonctionnel (105) connecte entre le terminal de sortie et un noeud de commutation de mise a la masse (VSS), le reseau contenant une pluralite de transistors (Q2-Q5), les portes de chacun de ces transistors etant connectees de maniere a recevoir un signal respectif parmi une pluralite de signaux d'entree et son canal connecte aux canaux des autres transistors du reseau fonctionnel dans une configuration permettant au circuit d'executer une fonction logique predeterminee, et un transistor de commutation de mise a la masse (Q6) possedant son canal connecte entre le noeud de commutation de mise a la masse et un terminal d'alimentation VSS. La porte du transistor de commutation de mise a la masse recoit un signal synchronise qui desactive ce transistor pendant une phase de precharge du signal de synchronisation et le met en fonction pendant une phase active du signal de synchronisation. La porte du transistor de precharge est connectee a un generateur de precharge produisant un signal de tension qui polarise ce transistor de maniere a obtenir une conductance relativement elevee du canal pendant la phase de precharge et une conductance relativement faible du canal pendant la phase active. La polarisation appliquee a la porte du transistor de precharge est telle que la conductance du canal de ce transistor soit suffisante pour permettre au terminal de sortie le recouvrement de la charge perdue a la suite de fuites indesirables, mais la polarisation n'est pas assez elevee pour augmenter sensiblement la dissipation de puissance du circuit. Le circuit decrit permet ainsi d'obtenir des etats de sortie stables caracteristiques d'un circuit statique, tout en presentant une faible dissipation de puissance, des performances elevees et un faible comptage de transistors, caracteristiques d'un circuit dynamique.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (1)

    Title
    See references of WO 8200740A1

Cited By (0)

    Publication numberPublication dateAssigneeTitle